:::
講座研討

淨零碳排新趨勢 加速半導體功率元件Layout設計與驗證

  • 活動類型:講座研討
  • 瀏覽次數:4354

基本資料

展開所有收合所有[基本資料]
參加對象
新創中小型IC設計、IoT物聯網相關開發 、 MEMS微機電設計開發 、 Power Devices電源設計開發、被動元件Mask設計開發
活動日期
111-08-03(三)14:00 111-08-03(三)16:30 加入行事曆

場地資訊

展開所有收合所有[場地資訊]
場地名稱
南港IC設計育成中心@R1018
活動地址
臺北市南港區園區街3-2號10樓(南港軟體園區二期H棟)
活動區域
北部

報名資訊

展開所有收合所有[報名資訊]
報名方式
站內報名
報名日期
111-06-2712:00 ~ 111-08-0314:00
已報名人數
0

聯絡資訊

展開所有收合所有[聯絡資訊]
聯絡窗口(1)

姓名:Amanda Lee 小姐

電郵:amandalee@itri.org.tw

電話:(02)2655-7155#318

聯絡窗口(2)

姓名:Jamie Su 小姐

電郵:jamie_su@enlight-tec.com

電話: (03)602-7403#102

其他資訊

展開所有收合所有[其他資訊]
主辦單位
恩萊特科技股份有限公司 – Siemens EDA授權代理商
協辦單位
南港IC設計育成中心
指導單位
經濟部工業局
活動詳細說明

o 活動簡介:

節能減碳已成為國際間最受關注的課題,相關的新興產業如電動車、HPC、充電樁等,都需要高轉換效率的新型半導體,如化合物半導體、氮化鎵(GaN)、碳化矽(SiC)等,其具備耐高溫、耐大電壓、低導通電阻等特性,可廣泛應用於高功率、高頻和高溫電力電子系統。
和傳統晶片比較,新型半導體元件具有更複雜的元件類型和參數,大電流和大電壓的特性下,可靠度的要求相較於過去的矽基半導體元件有更高的要求。透過Siemens EDA的Tanner L-edit不僅能克服元件多樣化、參數不連續及幾何形狀複雜的問題。同時可藉由Calibre及相關DRC驗證技術,確保準確的設計驗證,降低光罩錯誤成本,縮短產品上市時程。

 

o 活動特色:

•從技術與應用的角度分享設計挑戰與注意要點
•介紹並示範L-Edit平台針對半導體功率元件Layout所提出的高效設計流程
•講師現場Live Demo,並可現場申請試用授權;學員可提供實際案例,現場技術交流

 

o講師資訊

Vincent Lai, Applications Engineer Consultant, Siemens EDA

 

o 議程資訊

時間 議程

14:00 – 14:30

報到

14:30 – 15:10

•Tanner - 最易入手的電源管理 & Analog IC設計與Calibre平台
• Demo

15:10 – 15:20

Coffee/tea break

15:20 – 16:20

• 功率元件(GaN/SiC/MOSFET/IGBT) 的Layout設計挑戰與解決方案
• Demo

16:20 – 16:30

Q&A
L-Edit & Calibre one 試用授權申請

 

注意事項
本活動報名僅限公務email,恕不接受私人email,請勿使用 hotmail, yahoo, gmail 等免費信箱。
回前一頁
您可能會喜歡的活動